[SNES] Platinendesign für SuperCIC+IGR Mod

[johker]

Wegen des D4 Patches bin ich auch etwas überfragt, da ich das noch nicht probiert habe. Eventuell kann Johker noch was dazu sagen.

Leider nein. Ich habe es nur auf Lochraster angeordnet und verdrahtet. Ausprobiert habe ich es noch nicht. Die Idee und Schaltung ist wie immer von ikari. Er kann hier sicher kompetente Antworten geben.

[timmaeh]

Bevor das noch vergessen wird, aus gegebenem Anlass. Was ist eigentlich mit der Platine für die 2PPU Konsolen?

Diese war schon fertig oder? Würde davon dann auch gleich noch welche mitordern wollen.

[Doke]

Bevor das noch vergessen wird, aus gegebenem Anlass. Was ist eigentlich mit der Platine für die 2PPU Konsolen?

Diese war schon fertig oder? Würde davon dann auch gleich noch welche mitordern wollen.

Sind wohl beide Layouts fertig, jedoch ist die Funktionalität des D4 Patches noch nicht nachgewiesen. Bedenke, dass es sich hier noch um keine Sammelbestellung handelt, da zuerst nur wenige Prototypen geordert werden, welche dann getestet werden.

[timmaeh]

Schon klar, aber es wird ja nicht nur ein Prototyp bestellt .

[borti4938]

Ich werde das Layout für das 2-Chip SNES auch noch entsprechend mit der D4-Patch Schaltung erweitern - andernfalls macht eine Platine dafür weniger Sinn, da es recht wenige Verbindungen zwischen S-CIC und IGR gibt...

Jetzt aber nochmal n technische Frage zum 1-Chip SNES.

Wenn ich das richtig sehe, sind die vier Inverter zwischen den Quarzen und der restlichen Schaltung nur dazu da, dass die Eingänge des 74HC04 nicht "in der Luft" hängen, oder?

Demzufolge kann man doch drei davon nehmen und für den D4-Patch nehmen, richtig? Damit kann man sich einen IC sparen. Das ganze mal in dem Scrrenshot im Spoiler dargestellt...

versteckter Inhalt:

Wenn das geht, würde ich vor der Veröffentlichung zum Gegencheck das noch entsprechend ändern

Grüße

[borti4938]

Moin,

zum Gegegencheck hier schon mal das Schematic und die Platine für das 1-Chip SNES. Ich muss noch die Bezeichnungen für die Bestückung der Platine machen ... Die Bilder sind wie immer im Spoiler

versteckter Inhalt:

Da das Schematic im Bild doch recht schlecht zu kontrollieren ist, habe ich hier nochmal die Version als PDF im Download. (Downloadlink)

Also: Viel Spaß beim der Kontrolle - wenn das Schematic stimmt, dann stimmt auch die Platine Ich freue mich auf Feedback.

Grüße

Edit: Das Board hat übrigens momentan die Größe von ca. 78mmx76mm...

[timmaeh]

Hat nun schon wer rübergeschaut?

[ikari_01]

@borti

Schon nen DRC gemacht? Die Leiterbahnen verlaufen teilweise doch ziemlich dicht an den Pads der DIL-Sockel 8mil Abstand sollten zwischen Leiterbahn/Leiterbahn und Leiterbahn/Pad eingehalten werden, das macht praktisch jeder Hersteller ohne Aufpreis mit. Die Leiterbahnen dürfen ruhig dünner sein, 8-10mil reichen. Für Vcc/GND eher 10-16.

Es wäre evtl. etwas schöner, wenn der 74HCU04 quer vor den Quarzen liegen würde, damit die Leitungen zwischen Quarzen und Chip etwas kürzer sind. Sollte aber auch so gehen. Die Länge der Taktausgänge ist völlig i.O.

Für die Quarze gibt es auch noch ein anderes Bauteil in Eagle, das nur zwei Pins hat. Wenn auch dreipolige Bauteile unterstützt werden sollen, schließ den mittleren Pin (im Schaltplan geht der nach unten weg) ruhig noch an GND an.

Die Verdrahtung von Pin 7 bei SuperCIC und IGR ist nicht ganz korrekt. Du hast zwar den LED_TYPE-Pin vom IGR umschaltbar gemacht (via JP1), aber nicht den vom SuperCIC. Einfach beide über denselben Jumper umschaltbar machen, so dass sie denselben Pegel kriegen. Sonst gibt's LED-Farben-Mischmasch beim SuperCIC-Passthrough.

Ansonsten fällt mir auf den ersten Blick nichts auf. Evtl. geht's noch ein bisschen kleiner.

[borti4938]

Der DRC ist ohne Probleme durchgelaufen - er sagt halt nur, dass die Dicke der Schrift etwas klein ist, aber das ist egal, weil dort keine Signale laufen... Die Abstände zwischen den PADs und den Bahnen ist i.O (>12mil, wenn ich mich nicht irre).

Den PIN 7 vom S-CIC habe ich jetzt an den J1 mit angeschlossen. Daran hatte ich nicht gedacht, da ich den bei meinen beiden Umbauten auf GND hatte. Danke für den Hinweis . Das mit dem quer legen des 74HC04 wird eng - das hatte ich auch schon ohne Erfolg probiert.

Die Größe des Boards hat mich auch schon etwas gestört, da das recht eng wird. Wahrscheinlich werde ich die Beschriftung auf der Unterseite weglassen und die Anschlüsse einfach kurz in ein PDF schreiben. Dann wird das Board schonmal etwas kleiner.

Zu der Leitungsdicke: Wenn das n Firma später macht kein Problem. Ich dachte erstmal an mein Praktikum. Dort habe ich die Platte selbst im Labor geätzt und da brauchte ich die Leitungsdicke wegen der Toleranz bei der Herstellung. Ich frage morgen mal in der Uni und dann werde ich das für den Prototyp erstmal so lassen, wenn ich den dort so machen darf. Wenn alles funktioniert und eine Firma die Platten macht, kann man ja die Leitungsdicke entsprechend reduzieren und alles etwas enger packen. Je nachdem wo dann das Testlayout geätzt wird, kann man es auch vorher anpassen.

Gruß

PS: Änderungen im Bild oben zu sehen.
PPS: Was hälst du von dem Vorschlag, den 74HC04 für den D4-Patch mit zu nutzen?

Jetzt aber nochmal n technische Frage zum 1-Chip SNES.

Wenn ich das richtig sehe, sind die vier Inverter zwischen den Quarzen und der restlichen Schaltung nur dazu da, dass die Eingänge des 74HC04 nicht "in der Luft" hängen, oder?

Demzufolge kann man doch drei davon nehmen und für den D4-Patch nehmen, richtig?

[ikari_01]

Müsste an sich gehen, da die Taktsignale ja eh nochmal durch die anderen Gates gepuffert werden.

[borti4938]

Danke für die Antwort ... Ich werde es vielleicht in n nächste Version mit einfließen lassen. Bei einem ersten Versuch hat sich das Routing nur verkompliztiert und viel Platz habe ich auch nicht eingespart.

BTW: Ich habe heute mal in der Uni gefragt, wegen Prototyp und so. Die können mir zwar welche herstellen, aber nicht gleich eine ganze Hand voll. Ich werde mir alles die Woche nochmal ausdrucken, in Ruhe kontrollieren und dann n Prototypen anfertigen lassen. Ich hoffe, dass ich zwei pro Platine (1Chip und 2Chip SNES) bekommen werde...

Im Spoiler findet ihr nochmal die 2Chip Version mit D4-Patch, die ich zusammengeklickt habe. Das Schematic habe ich wie immer auch als PDF zum Download bereitgestellt (Link) - Anmerkungen und Fehler immer zu mir

Grüße

versteckter Inhalt:

[Redscorpion]

Grüße,

sieht für mich eigentlich alles sehr plausibel aus! Was ich bloß anmerken wollte ist der 10 K Wiederstand an
Pin 13. Wenn man den Original CIC drin lässt brauch man den ja nicht. Wäre dann aber via Brücke einfach zu umgehen oder?!

Gruß

red

[borti4938]

Wegen dem 10k Widerstand hatt ich mir gedacht, dass man den einfach draußen lässt, wenn man den org. CIC nicht entfernen möchte. (Der ist ja so geschaltet, als würde man den dirket an PIN 8 des CICs löten.) Die Verbindung zwischen PIN 13 des S-CIC und PIN 8 des org. CICs bleibt ja auch ohne den Widerstand erhalten...

[ikari_01]

Der Widerstand schadet auch nicht, wenn man ihn trotz Original-CIC drinlässt, von daher ist das egal.

[timmaeh]

Ich freu mich schon wenns den ersten Prototyp zu bestaunen gibt .